D'Automobilchipindustrie mécht Verännerungen duerch
Viru kuerzem huet den Ingenieursteam fir Hallefleiter mat dem Michael Kelly, Vizepresident vun Amkor sengem klenge Chip an der FCBGA-Integratioun, iwwer kleng Chips, Hybridbonding an nei Materialien diskutéiert. Och un der Diskussioun hunn den ASE-Fuerscher William Chen, den Dick Otte, CEO vu Promex Industries, an de Sander Roosendaal, Fuerschungs- an Entwécklungsdirekter vu Synopsys Photonics Solutions, deelgeholl. Hei sinn Auszich aus dëser Diskussioun.
D'Entwécklung vun Autochips huet vill Jore laang keng féierend Positioun an der Industrie ageholl. Mat dem Opstig vun Elektroautoen an der Entwécklung vun fortgeschrattene Infotainmentsystemer huet sech dës Situatioun awer dramatesch geännert. Wéi eng Problemer hutt Dir gemierkt?
Kelly: High-End ADAS (Advanced Driver Assistance Systems) erfuerdert Prozessoren mat engem 5-Nanometer-Prozess oder méi kleng, fir um Maart kompetitiv ze sinn. Wann een de 5-Nanometer-Prozess betrëfft, muss een d'Käschte fir Waferen berécksiichtegen, wat zu enger suergfälteger Iwwerleeung vu klenge Chip-Léisunge féiert, well et schwéier ass, grouss Chips am 5-Nanometer-Prozess ze produzéieren. Zousätzlech ass d'Ausbezuelung niddreg, wat zu extrem héije Käschte féiert. Wann et ëm 5-Nanometer- oder méi fortgeschrattene Prozesser geet, iwwerleeën d'Clienten typescherweis, en Deel vum 5-Nanometer-Chip ze wielen, anstatt de ganze Chip ze benotzen, wärend se d'Investitiounen an d'Verpackungsphase erhéijen. Si kéinten denken: "Wär et eng méi kosteneffektiv Optioun, déi erfuerderlech Leeschtung op dës Manéier z'erreechen, anstatt ze probéieren, all Funktiounen an engem gréissere Chip ofzeschléissen?" Also, jo, High-End Automobilfirmen leeën definitiv Opmierksamkeet op d'Kleng-Chip-Technologie. Féierend Firmen an der Industrie verfollegen dat genau. Am Verglach mam Informatikberäich ass d'Automobilindustrie wahrscheinlech 2 bis 4 Joer hannert der Uwendung vun der Kleng-Chip-Technologie, awer den Trend fir hir Uwendung am Automobilsecteur ass kloer. D'Automobilindustrie huet extrem héich Ufuerderungen un d'Zouverlässegkeet, dofir muss d'Zouverlässegkeet vun der Small-Chip-Technologie bewisen ginn. Eng grouss Uwendung vun der Small-Chip-Technologie am Automobilsecteur ass awer sécherlech um Wee.
Chen: Ech hunn keng bedeitend Hindernisser gemierkt. Ech mengen, et geet éischter drëm, déi relevant Zertifizéierungsufuerderungen am Detail ze léieren a verstoen. Dat geet bis op d'Metrologie-Niveau zréck. Wéi fabrizéieren mir Paketen, déi den extrem strengen Automobilstandarden entspriechen? Mee et ass sécher, datt déi relevant Technologie sech stänneg weiderentwéckelt.
Wéinst de ville thermesche Problemer a Komplexitéiten, déi mat Multi-Chip-Komponenten verbonne sinn, gëtt et nei Stresstestprofiler oder verschidden Aarte vun Tester? Kënnen déi aktuell JEDEC-Standarden esou integréiert Systemer ofdecken?
Chen: Ech mengen, mir mussen méi ëmfaassend Diagnosemethoden entwéckele fir d'Ursaach vu Feeler kloer z'identifizéieren. Mir hunn iwwer d'Kombinatioun vu Metrologie mat Diagnostik diskutéiert, a mir hunn d'Verantwortung erauszefannen, wéi mir méi robust Pakete bauen, méi héichwäerteg Materialien a Prozesser benotzen a se validéiere kënnen.
Kelly: Hautdesdaags maache mir Fallstudien mat Clienten, déi eppes aus Systemniveau-Tester geléiert hunn, besonnesch Temperatur-Auswierkungstester a funktionelle Platentester, déi net an de JEDEC-Tester behandelt ginn. JEDEC-Tester sinn nëmmen isotherm Tester, déi "Temperaturanstieg, -fall an -iwwergang" involvéieren. D'Temperaturverdeelung an tatsächleche Verpackungen ass awer wäit ewech vun deem, wat an der realer Welt geschitt. Ëmmer méi Clienten wëllen Tester op Systemniveau fréi duerchféieren, well se dës Situatioun verstoen, och wann net jidderee sech dovun bewosst ass. Simulatiounstechnologie spillt hei och eng Roll. Wann ee sech mat thermesch-mechanescher Kombinatiounssimulatioun auskennt, gëtt d'Analyse vu Problemer méi einfach, well ee weess, op wéi eng Aspekter ee sech beim Test konzentréiere soll. Systemniveau-Tester a Simulatiounstechnologie ergänzen sech géigesäiteg. Dësen Trend ass awer nach a senger fréier Phas.
Gëtt et méi thermesch Problemer, déi op reife Technologieknueten ugepaakt musse ginn, wéi fréier?
Otte: Jo, awer an de leschte Joren sinn d'Koplanaritéitsproblemer ëmmer méi prominent ginn. Mir gesinn 5.000 bis 10.000 Kupferpiller op engem Chip, déi tëscht 50 Mikrometer an 127 Mikrometer vuneneen ofstinn. Wann Dir déi relevant Donnéeën genau ënnersicht, stellt Dir fest, datt d'Plazéierung vun dëse Kupferpiller um Substrat an d'Duerchféierung vun Heiz-, Kill- a Reflow-Lötoperatiounen eng Koplanaritéitspräzisioun vun ongeféier engem Deel zu honnertdausend erfuerdert. Een Deel zu honnertdausend Präzisioun ass wéi e Grashalm an der Längt vun engem Fussballsterrain ze fannen. Mir hunn e puer performant Keyence-Tools kaaft fir d'Flaachheet vum Chip a Substrat ze moossen. Natierlech ass déi entstanen Fro, wéi ee dëst Verzerrungsphänomen während dem Reflow-Lötzyklus kontrolléiere kann? Dëst ass eng dréngend Fro, déi muss ugepaakt ginn.
Chen: Ech erënnere mech un Diskussiounen iwwer de Ponte Vecchio, wou se Niddertemperaturlöt aus Montagegrënn anstatt aus Performancegrënn benotzt hunn.
Well all d'Schaltkreesser an der Géigend nach ëmmer thermesch Problemer hunn, wéi soll d'Photonik dran integréiert ginn?
Roosendaal: Eng thermesch Simulatioun muss fir all Aspekter duerchgefouert ginn, an Héichfrequenz-Extraktioun ass och néideg, well d'Signaler, déi erakommen, Héichfrequenzsignaler sinn. Dofir musse Problemer wéi Impedanzanpassung a richteg Äerdung behandelt ginn. Et kann bedeitend Temperaturgradienten ginn, déi am Chip selwer oder tëscht deem wat mir den "E"-Chip (elektresche Chip) an dem "P"-Chip (Photonen-Chip) nennen, existéiere kënnen. Ech sinn virwëtzeg, ob mir méi déif an d'thermesch Charakteristike vu Klebstoffer agoen mussen.
Dëst bréngt Diskussiounen iwwer Bindmaterialien, hir Auswiel a Stabilitéit iwwer Zäit mat sech. Et ass evident, datt d'Hybridbindungstechnologie an der Praxis schonn ugewannt gouf, awer nach net fir d'Masseproduktioun agesat gouf. Wéi ass den aktuellen Zoustand vun dëser Technologie?
Kelly: All Parteien an der Versuergungskette leeën Wäert op d'Hybrid-Bindungstechnologie. Aktuell gëtt dës Technologie haaptsächlech vu Gießereien ugefouert, awer OSAT-Firmen (Outsourced Semiconductor Assembly and Test) ënnersichen och hir kommerziell Uwendungen eescht. Klassesch Kupfer-Hybrid-Dielektrik-Bindungskomponenten hunn eng laangfristeg Validatioun duerchgemaach. Wann d'Propretéit kontrolléiert ka ginn, kann dëse Prozess ganz robust Komponenten produzéieren. Wéi och ëmmer, et huet extrem héich Ufuerderunge fir d'Propretéit, an d'Kapitalkäschte fir d'Ausrüstung si ganz héich. Mir hunn fréi Uwendungsversich an der Ryzen-Produktlinn vun AMD erlieft, wou déi meescht SRAM Kupfer-Hybrid-Bindungstechnologie benotzt hunn. Wéi och ëmmer, ech hunn net vill aner Clienten gesinn, déi dës Technologie uwenden. Och wann et op den Technologie-Roadmaps vu ville Firmen ass, schéngt et, datt et nach e puer Joer dauert, bis déi entspriechend Ausrüstungssuiten onofhängeg Ufuerderunge fir d'Propretéit erfëllen. Wann et an engem Fabrécksëmfeld mat liicht manner Propretéit wéi eng typesch Waferfabrik ka benotzt ginn, a wann méi niddreg Käschte erreecht kënne ginn, da kritt dës Technologie vläicht méi Opmierksamkeet.
Chen: No menger Statistik ginn op der ECTC Konferenz 2024 mindestens 37 Artikelen iwwer Hybridbindung presentéiert. Dëst ass e Prozess, deen vill Expertise erfuerdert a vill fein Operatiounen während der Montage mat sech bréngt. Dës Technologie wäert also sécherlech eng breet Uwendung fannen. Et gëtt schonn e puer Uwendungsfäll, awer an Zukunft wäert se a verschiddene Beräicher méi verbreet ginn.
Wann Dir vun "fein Operatiounen" schwätzt, mengt Dir dann de Besoin fir bedeitend finanziell Investitiounen?
Chen: Natierlech geet et ëm Zäit an Expertise. Dës Operatioun erfuerdert eng ganz propper Ëmwelt, wat finanziell Investitioune mat sech bréngt. Et brauch och entspriechend Ausrüstung, déi ähnlech Finanzéierung erfuerdert. Dëst bedeit also net nëmmen d'Betribskäschten, mä och Investitiounen an Ariichtungen.
Kelly: A Fäll mat engem Ofstand vun 15 Mikrometer oder méi gëtt et e groussen Interessi un der Wafer-zu-Wafer-Technologie vu Kofferpiller. Am Idealfall sinn d'Wafere flaach an d'Chipgréissten net ganz grouss, wat e qualitativ héichwäertege Reflow fir e puer vun dësen Ofstänn erméiglecht. Wärend dëst e puer Erausfuerderunge mat sech bréngt, ass et vill manner deier wéi sech op d'Koffer-Hybrid-Bindungstechnologie ze setzen. Wann d'Prezisiounsufuerderung awer 10 Mikrometer oder manner ass, ännert sech d'Situatioun. Firmen, déi Chip-Stacking-Technologie benotzen, erreechen eenstelleg Mikrometerofstänn, wéi 4 oder 5 Mikrometer, an et gëtt keng Alternativ. Dofir wäert sech déi relevant Technologie onvermeidbar weiderentwéckelen. Awer och déi existent Technologien verbesseren sech stänneg. Also konzentréiere mir eis elo op d'Limiten, bis zu deenen Kofferpiller sech erreeche kënnen, an ob dës Technologie laang genuch hält, fir datt d'Clienten all Design- an "Qualifikatiouns"-Entwécklungsinvestitiounen an der richteger Koffer-Hybrid-Bindungstechnologie verspéiden.
Chen: Mir wäerten nëmmen relevant Technologien adoptéieren, wa se gefrot sinn.
Gëtt et de Moment vill nei Entwécklungen am Beräich vun Epoxy-Gummpasten?
Kelly: Formmassen hunn bedeitend Ännerungen duerchgemaach. Hire CTE (Wärmeausdehnungskoeffizient) gouf staark reduzéiert, wat se fir relevant Uwendungen aus enger Drockperspektiv méi gëeegent mécht.
Otte: Zréck op eis viregt Diskussioun, wéi vill Hallefleiterchips ginn de Moment mat engem Ofstand vun 1 oder 2 Mikrometer hiergestallt?
Kelly: E bedeitenden Undeel.
Chen: Wahrscheinlech manner wéi 1%.
Otte: Also ass d'Technologie, iwwer déi mir schwätzen, net Mainstream. Si ass nach net an der Fuerschungsphase, well féierend Firmen dës Technologie zwar uwenden, awer si ass deier an huet niddreg Erträg.
Kelly: Dëst gëtt haaptsächlech am High-Performance Computing ugewannt. Hautdesdaags gëtt et net nëmmen an Datenzentren, mä och an High-End PCs a souguer an e puer Handheld-Geräter benotzt. Och wann dës Apparater relativ kleng sinn, hunn se ëmmer nach eng héich Leeschtung. Am méi breede Kontext vu Prozessoren an CMOS-Applikatiounen bleift hiren Undeel awer relativ kleng. Fir normal Chip-Hiersteller gëtt et kee Besoin, dës Technologie anzeféieren.
Otte: Dofir ass et iwwerraschend, datt dës Technologie an d'Automobilindustrie kënnt. Autoen brauchen keng extrem kleng Chips. Si kënnen op 20- oder 40-Nanometer-Prozesser bleiwen, well d'Käschte pro Transistor an Hallefleeder bei dësem Prozess am niddregsten sinn.
Kelly: D'Berechnungsufuerderunge fir ADAS oder autonomt Fueren sinn awer déiselwecht wéi déi fir KI-PCs oder ähnlech Apparater. Dofir muss d'Automobilindustrie an dës modern Technologien investéieren.
Wann de Produktzyklus fënnef Joer ass, kéint d'Aféierung vun neien Technologien de Virdeel ëm weider fënnef Joer verlängeren?
Kelly: Dat ass e ganz vernünftege Punkt. D'Automobilindustrie huet en anere Wénkel. Betruecht einfach Servo-Controller oder relativ einfach analog Geräter, déi et zënter 20 Joer gëtt a ganz bëlleg sinn. Si benotze kleng Chips. D'Leit an der Automobilindustrie wëllen dës Produkter weider benotzen. Si wëllen nëmmen a ganz High-End-Rechengeräter mat digitale klenge Chips investéieren an se eventuell mat bëllegen analoge Chips, Flash-Speicher an RF-Chips kombinéieren. Fir si mécht de Modell mat klenge Chips vill Sënn, well se vill bëlleg, stabil Deeler vun der eelerer Generatioun behale kënnen. Si wëllen dës Deeler weder änneren nach brauchen. Dann brauche se just en High-End 5-Nanometer oder 3-Nanometer klenge Chip derbäizesetzen, fir d'Funktioune vum ADAS-Deel ze erfëllen. Tatsächlech uwenden se verschidden Zorte vu klenge Chips an engem Produkt. Am Géigesaz zu de PC- a Computerberäicher huet d'Automobilindustrie eng méi divers Palette vun Uwendungen.
Chen: Ausserdeem mussen dës Chips net nieft dem Motor installéiert ginn, sou datt d'Ëmweltbedingungen relativ besser sinn.
Kelly: D'Ëmwelttemperatur an Autoen ass zimlech héich. Dofir, och wann d'Leeschtung vum Chip net besonnesch héich ass, muss d'Automobilindustrie e puer Sue fir gutt thermesch Gestiounsléisungen investéieren a kéint souguer d'Benotzung vun Indium TIM (Thermal Interface Materials) iwwerleeën, well d'Ëmweltbedingungen ganz haart sinn.
Zäitpunkt vun der Verëffentlechung: 28. Abrëll 2025