CLRD125 is a high-performance, multifunctional redriver chip that integrates a dual-port 2:1 multiplexer and a 1:2 switch/fan-out buffer function. Dësen Apparat ass speziell fir eng héichgeschniddene Datapplimatiounen ënnerstëtzt, ënnerstëtzt Daten Tauxen vun bis 12,5GRM, a Szen déi fir verschidde héije Geschw-voll-mageren Interkräipot Interkh op verschiddene héijer Albot-Krüs préfque Interkräis PR2-Krrubs PSPROXLO2.
D'Schipp weist e gesammelt daitater linear-a Celabelen (Celi), déi effividéiert beim Signalistréieren. De Sender gläicht e programméierbaren Design, erlaabt d'Ausgab ze schlau fir an der Gamme vu 600 mvp-p bis 1300 mvp-p ze iwwerwannen an de Bénéval
Déi flexibel Konfiguratiounsfäegkeeten vun der Clrrd125 Aktivéieren Nahnlos Ënnerstëtzung fir Multiple Iwwerdroungsprocolos, dorënner, an de Sata, an 10G-KR. Als éischt Schipp kënnt dësen Chip-um Chox erkläert, déi Potocolologesch vereinfacht gëtt. Dës intelligent Protokoll Adaptabilitéit mécht de Clrd125 e Schlëssel Komponent an enger héijer Speed Signaldatumsystemer, déi Design Ingenieur mat engem mächtege Tool an optimiséieren.
** Produkt Highlights: **
1. ** 12.5Gbps Dual-Kanal 2: 1 Multiplexer, 1: 2 Schalter oder Fan-out **
2. ** Gesamtkomportéierung wéi niddereg wéi 350mw (typesch) **
3. ** Fortgeschratt Signal Konditiounsfunktiounen: **
- Ënnerstëtzt bis zu 30DB vun der Ausgesinn d'Ausgesinn vun engem Zeigefanger vun 12.5Gbps (Frequenz vum 6.25ghz)
- Iwwerdroung de-Schwéierpunkter vun der Upassung vu bis zu -12db
- Iwwerdroe Ausgangssplack Kontroll: 600mv op 1300mv
4
5. ** Industriell Operatioun Temperaturbereich: -40 ° C op + 85 ° C **
** Uwendungsberäicher: **
- 10er
- 10G-kr
- PCIE Gen 1/2/3
- SAS2 / SATA3 (bis zu 6Gbps)
- xaui
- rxaui
Postzäit: Sep-30-2024